《2024级计算机学院数字逻辑》试卷 A卷—答案

来源:网络收集 时间:2025-09-15 下载这篇文档 手机版
说明:文章内容仅供预览,部分内容可能不全,需要完整文档或者需要复制内容,请下载word后使用。下载word有问题请添加微信号:xuecool-com或QQ:370150219 处理(尽可能给您提供完整文档),感谢您的支持与谅解。点击这里给我发消息

《2011级计算机学院数字逻辑》试卷 A卷—答案

一. 选择题,请把选项填入下列的方框内(每题2分,共20分) 1 A 2 B 3 A 4 C 5 B 6 A 7 A 8 D 9 D 10 B 二.填空题,请在空格内填入正确的内容(每题2分,共20分) 1 2 3 逢二进一 4 5 6 7 记忆 8 构造体architecture(内部结构) 9 存储矩阵 10 A+B 高高阻态 电平 (10.5)10 8、4、奇校2、1 验 三.分析设计题(共计60分)

1. (6分)用卡诺图化简:F(A,B,C,D)=∑(0,13,14,15)+∑?(1,2,3,9,10,11)

ABCD00 01 11 10000111101ΦΦΦ111ΦΦΦ

化简得F=AB?AD?AC

2. (10分)分析如下组合逻辑电路功能。

A&P

B &S

A≥1Q ≥1C B=1R

C

F解:根据上图列出表达式:

P?AB________Q?A?C__S?AB?A?CR?B?CF?S?R?AB?A?C?(B?C)?AB?A?C?B?C?(AB?A?C)(BC?BC)?ABC?ABC?ABC?BC用卡诺图化简得到: F=B?C 异或门

3. (10分)用红蓝绿三个指示灯表示三台设备的工作情况:绿灯亮表示全部正

_________________________________________

常;红灯亮表示有一台不正常,黄灯亮表示两台不正常;红、黄灯全亮表示

三台都不正常。列出控制电路真值表,写出逻辑表达式,并用与非门实现该组合逻辑电路。

解:(关键点)

设三台设备分别为 A、B、C: “1”表示有故障,“0”表示无故障;红、黄、绿灯分别为Y1、Y2、Y3:“1”表示灯亮;“0”表示灯灭。据题意列出真值表如下:

A B C 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y1 Y2 Y30 0 11 0 01 0 00 1 01 0 00 1 00 1 01 1 0

Y1?A?B?C于是得:Y2?BC?A(B?C)Y3?ABC?A?B?C转换为与非门形式表达式,和电路原理图略。

4. (10分)某分析下图所示同步时序逻辑电路,作出状态转移表和状态图,说

明它是Mealy型电路还是Moore型电路以及电路的功能。

解:电路的状态方程和输出方程为:

状态表和状态转移图如下所示:

该电路是Moore型电路。当X=0时,电路为模4加法计数器;当X=1时,电路为模4减法计数器。

5. (10分)同步时序电路对串行二进制输入进行奇偶校验,每检测5位输入,

输出一个结果:当5位输入中 1 的数目为奇数时,在最后一位的时刻输出1。作出状态图和状态表。

题目要求对有限长度 的串行序列进行的奇偶校验。一方面对于每接收到一位码后都要断定一下到目前为止接收的数据中 1 的数目是奇数还是偶数;另一方面还要记忆到目前为止已收到了几位数据。为此,电路的状态表和状态图如下:

AsABCDEFGHIx0/01/01/01/00B/0D/0E/0F/0G/0H/0I/0A/0A/11C/0E/0D/0G/0F/0I/0H/0A/1A/0B0/00/0C0/0D0/01/01/0E0/00/11/1F0/01/01/0G0/01/0H偶数I奇数

6. (9分)编写二选一数据选择器的VHDL源码。 供参考的VHDL语言模板如下:

------------------------------------------------------------------------------------------------------- architecture ARCH_NAME of ENTITY_NAME is begin

end ARCH_NAME;

------------------------------------------------------------------------------------------------------- entity ENTITY_NAME is port (

); end ENTITY_NAME;

源码如下: LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux21 IS

PORT ( a,b: IN STD_LOGIC; s: IN STD_LOGIC; y: OUT STD_LOGIC; );

END ENTITY mux21;

ARCHITECTURE behav OF mux21 IS BEGIN y <= a WHEN s='0' ELSE b WHEN s='1'; END ARCHITECTURE behav;

7. (5分)使用PROM实现8421BCD码转换为余3码,要求列出真值表、逻辑表

达式,并画出PROM阵列图。 解:真值表如下:

8421码 余三码

B3B2 B1 B0 G3G2G1G0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0

0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1

1 0 0 1

最小项表达式为: G

31 1 0 0

=

?(5,6,7,8,9)

G

2=

?(1,2,3,4,9)

G1=

?(0,3,4,7,8)

G

0=

?(0,2,4,6,8)

阵列图为:

G3G2G1G0

百度搜索“70edu”或“70教育网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读,70教育网,提供经典综合文库《2024级计算机学院数字逻辑》试卷 A卷—答案在线全文阅读。

《2024级计算机学院数字逻辑》试卷 A卷—答案.doc 将本文的Word文档下载到电脑,方便复制、编辑、收藏和打印 下载失败或者文档不完整,请联系客服人员解决!
本文链接:https://www.70edu.com/wenku/338155.html(转载请注明文章来源)
Copyright © 2020-2025 70教育网 版权所有
声明 :本网站尊重并保护知识产权,根据《信息网络传播权保护条例》,如果我们转载的作品侵犯了您的权利,请在一个月内通知我们,我们会及时删除。
客服QQ:370150219 邮箱:370150219@qq.com
苏ICP备16052595号-17
Top
× 游客快捷下载通道(下载后可以自由复制和排版)
单篇付费下载
限时特价:7 元/份 原价:20元
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
VIP包月下载
特价:29 元/月 原价:99元
低至 0.3 元/份 每月下载150
全站内容免费自由复制
注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信:xuecool-com QQ:370150219