基于单片机频率计的设计 - 图文(2)

6 西南科技大学自学考试毕业论文

信号。

（4） 计数器

采用3个十进制计数器级联作为计数模块。闸门信号与待测信号相与作为计数输入。计数结果直接输出给锁存器。 （5）锁存器

每当锁存使能信号来临, 锁存器便将锁存结果读入、锁存。锁存器还完成量程选择功能。锁存器还根据当前量程, 选择合适的小数点位置输出。 （6）译码显示电路

由于小数点由锁存器输出, 故在此仅考虑数码管的7段驱动，7段译码器将计数值译成相应的7 段数码驱动值。

2.2 方案二 基于单片机的频率计的设计

设计的基于单片机频率计的原理框图如图2.2所示。

时钟电路 复位电路 AT89C51 液 晶显示模块 被测信号 单片机 图2.2 设计的基于单片机频率计的原理框图

复位电路采用上电复位方式，每次单片机上电工作时使单片机处于复位状态，即初始状态，为测量频率作好准备。

时钟电路中片内高增益反相放大器通过XTAL1、XTAL2外接作为反馈元件的晶振（呈感性）与电容组成的并联谐振回路构成一个自激振荡器向内部时钟电路提供振荡

6

1602 7 西南科技大学自学考试毕业论文

时钟，由此向单片机提供振荡脉冲。

AT89C51单片机内部具有2个16位的定时器/计数器，并可以在定时或计数溢出时产生中断。将被测信号通过P3.5口送入单片机，将T0设置为定时方式，每50ms产生一次中断，产生20次中断所用时间正好为1S，将T1设置为计数方式，T1的初值设置为0，计65535个脉冲后产生一次溢出中断，在T1中断溢出时对溢出次数进行计数（计数值为N）。1S内T1计的总的脉冲数为65535×N＋TH1×256＋TL1，这个数值就是被测信号的频率值。

单片机计的脉冲数值经过转换送到液晶显示模块1602，从而显示被测信号的频率，测量结果用十进制表示，很直接。

2.3 方案的选择

基于VHDL语言的频率计设计的优点：VHDL语言,对设计的描述具有相对独立性, 设计者可以不懂硬件结构, 降低了硬件电路设计难度。利用EDA工具maxplus II 对源程序进行编译、选配、优化、逻辑综合, 自动地把VHDL描述转变成门级电路, 进而完成电路分析、纠错、验证、自动布局布线、仿真等各种测试工作。最后通过编程电缆下载数据流, 将所设计内容下载到所选中的FPGA器件中, 即完成设计工作。这种设计方法减少了电路设计的时间和可能发生的错误, 降低了开发成本。

基于VHDL语言的频率计设计的缺点：FPGA大部分是基于SRAM编程,编程数据信息在系统断电时会丢失,每次上电时需从器件的外部存储器或计算机中将编程数据写入，布线结构和逻辑实现复杂，其编程信息需存放在外部存储器上，需外部存储器芯片，且使用方法复杂，保密性差。

基于单片机的频率计的设计的优点：单片机在控制领域中有很多优点，如体积小、成本低、运用灵活、抗干扰能力强，可以方便地实现多机和分布式控制。并且利用单片机设计的频率计原理框图简单，所用元器件少，电路不易出错，其程序存放在内部存储器上，不需要外部存储器芯片，使用方法简单。且单片机便宜、稳定、开发简单、通用性好。

基于单片机的频率计的设计的缺点：所测信号的频率范围窄，若要扩大频率范围需外加分频器。

综合比较上述两种方案，选择用单片机来设计频率计，显示部分用液晶显示模块，以使测量结果更加直接、明确。

7

8 西南科技大学自学考试毕业论文

第三章：基于单片机频率计的设计

3.1系统硬件电路的设计

基于单片机频率计的原理框图

时钟电路 复位电路 AT89C51 液 晶显示模块 被测信号 单片机 图3 基于单片机频率计的原理框图

1602 3.1.1 单片机的管脚

AT89C51单片机的管脚排部如图3.1所示。

8

9 西南科技大学自学考试毕业论文

图3.1 AT89C51单片机的管脚排布

主电源引脚

VCC（40脚）：接+5V电源正端。 VSS（20脚）：接+5V电源地端。 外接晶体引脚

XTAL1（19脚）：接外部石英晶体的一端。在单片机内部，它是一个反相放大器的输入端，这个放大器构成了片内振荡器。

XTAL2（18脚）：接外部石英晶体的另一端。在单片机内部，它是片内振荡器的反相放大器的输出端。

输入/输出引脚

P0口（39～32脚）：P0.0～P0.7统称为P0口，在不接片外存储器与不扩展I/O口时，可作为准双向输入/输出口。

P1口（1～8脚）：P1.0～P1.7统称为P1口，可作为准双向输入/输出口使用。 P2口（21～28脚）：P2.0～P2.7统称为P2口，一般可作为准双向输入/输出口使用；在接有片外存储器或扩展I/O口且寻址范围超过256字节时，P2口用作高8位地址总线。

P3口（10～17脚）：P3.0～P3.7统称为P3口，除作为准双向输入/输出口使用，还可以将每一位用于第二功能。

控制线

ALE/ PROG (30脚）：地址锁存有效信号输出端。

：片外程序存储器读选通信号输出端，低电平有效。 PSEN（29脚）

RST/VPD（9脚）：RST即为RESET，VPD为备用电源。该引脚为单片机的上电复位或

9

10 西南科技大学自学考试毕业论文

掉电保护端。

：EA为片外存储器选用端。该引脚有效（低电平）时，只选用片EA/VPP（31脚）

外程序存储器，否则单片机上电或复位后选用片内程序存储器。

3.1.2 单片机的外围电路

1）时钟电路

单片机的定时控制功能是用片内的时钟电路和定时电路来完成的，而片内的时钟产生有两种方式：内部时钟方式和外部时钟方式，实际中常应用内部时钟方式。设计的内部时钟方式图如图3.2所示。

XTAL1 30PF C1 单 片 30PF 机 C2 XTAL2 图3.2 设计的内部时钟方式图

电容在22PF～33PF之间选择，起微调作用，在此采用30PF。晶振可采用6MHz或12MHz，但是若用6MHz的晶振，所测频率范围太窄，最高只能测到250KHz，用12MHz的晶振，最高频率可测到500KHz，故在此选用12MHz的晶振。

2）复位电路

单片机的复位电路可采用上电复位或按扭复位，实际中常应用上电复位的方式，设计的上电复位方式图 如图3.3所示。

10μF RST 10K

图3.3 上电复位方式图

10

单 片 机

百度搜索“70edu”或“70教育网”即可找到本站免费阅读全部范文。收藏本站方便下次阅读，70教育网，提供经典综合文库基于单片机频率计的设计 - 图文(2)在线全文阅读。